Practica II
(Circuitos Secuenciales y Mux)

Alex Rafael Soriano Severino
Mecatronica
ITLA
La Caleta, Santo Domingo
20240684@itla.edu.do

En resumen— En esta práctica se desarrollaron diferentes circuitos secuenciales y combinacionales con el objetivo de fortalecer los conocimientos sobre el diseño lógico digital. Se implementaron contadores con Flip-Flops de tipo JK, RS, D y T, además de circuitos secuenciales basados en diagramas de estado y ejercicios con Multiplexores (MUX) aplicados a funciones lógicas. Los circuitos fueron diseñados y simulados en Multisim, mientras que su descripción estructural y verificación en hardware se realizaron en GoWin IDE mediante código Verilog HDL. Los resultados obtenidos demostraron una correspondencia total entre el análisis teórico, la simulación y el comportamiento físico, confirmando la correcta operación de los sistemas secuenciales y combinacionales implementados.

Abstract— This practice involved the design and simulation of several sequential and combinational digital circuits using Flip-Flops (JK, RS, D, T) and Multiplexers (MUX). Various counter designs and logic implementations were developed and verified using Multisim for logic simulation and GoWin IDE with Verilog HDL for FPGA validation. The results confirmed the theoretical analysis, demonstrating the proper operation and synchronization of both sequential and combinational systems, as well as the importance of simulation tools in digital circuit design.

Palabras claves— Electrónica digital, Flip-Flop, MUX, Contador, Verilog, HDL, FPGA, Multisim, GoWin IDE, Lógica secuencial, Simulación digital.

I. INTRODUCCION

La electrónica digital se fundamenta en el diseño de sistemas lógicos que procesan señales binarias mediante compuertas, Flip-Flops y dispositivos combinacionales. Esta práctica tuvo como propósito aplicar los principios de la lógica secuencial y combinacional a través del diseño, análisis y simulación de diferentes circuitos secuenciales y multiplexores**.**

Se elaboraron varios ejercicios que abarcaron desde contadores con distintos tipos de Flip-Flops (JK, RS, D y T) hasta implementaciones lógicas con MUX, demostrando la relación entre las tablas de verdad, las ecuaciones booleanas y la representación en hardware.

Para validar los resultados, los circuitos fueron simulados en Multisim, verificando las transiciones lógicas y los estados secuenciales, y posteriormente implementados en GoWin IDE, donde se desarrolló el código en Verilog HDL y se comprobó su funcionamiento en FPGA. Este proceso permitió comprender de forma integral el diseño digital, desde la teoría hasta la aplicación práctica.

II. MARCO TEÓRICO

A. Lógica Secuencial y Flip-Flops

Los circuitos secuenciales dependen tanto de las entradas actuales como del estado anterior del sistema. Este estado se almacena en dispositivos denominados Flip-Flops (FF), los cuales actúan como celdas de memoria binaria. Entre los más utilizados se encuentran:

- **Flip-Flop JK:** combina las funciones de los tipos RS y T; permite diseñar contadores estables, alternando estados de salida según las entradas J y K.
- **Flip-Flop RS:** mantiene una salida estable mediante señales de Set (S) y Reset (R); útil para establecer o reiniciar estados específicos.
- **Flip-Flop D:** copia el valor de la entrada D en la salida **Q** en cada flanco del reloj, simplificando el control de estados.
- **Flip-Flop T:** cambia de estado en cada pulso de reloj cuando la entrada T = 1, ideal para contadores binarios.

Cada tipo de FF tiene una tabla de excitación que define las condiciones necesarias para pasar de un estado actual a otro, siendo clave para la construcción de sistemas secuenciales.

B. Diagramas de Estado y Tablas de Excitación

Los diagramas de estado representan gráficamente las posibles transiciones de un circuito secuencial. Cada nodo indica un estado, y las flechas las condiciones que producen los cambios. A partir del diagrama se elaboran las tablas de excitación, que relacionan los estados actuales, los estados siguientes y las entradas requeridas para lograr cada transición, dependiendo del tipo de FF utilizado.

C. Multiplexores (MUX)

El Multiplexor (MUX) es un circuito combinacional que permite seleccionar una de varias entradas de datos para dirigirla hacia una única salida. Su operación depende de líneas de selección que determinan qué entrada se activa.
Los MUX pueden implementarse en diferentes configuraciones, como 2:1, 4:1 o 8:1, y pueden utilizarse para realizar funciones lógicas de varias variables sin necesidad de compuertas adicionales. Esto los convierte en componentes versátiles en el diseño digital.

D. Simulación y Lenguaje HDL

Los Lenguajes de Descripción de Hardware (HDL), como Verilog, permiten describir el comportamiento lógico de un circuito a nivel estructural o conductual.
Con herramientas como GoWin IDE, es posible sintetizar estos diseños sobre una FPGA, validando físicamente las

simulaciones realizadas en Multisim, lo que facilita el análisis y comprobación del comportamiento lógico.

En todos los casos, se utilizó Multisim para validar el comportamiento lógico y GoWin IDE para escribir y probar el código Verilog HDL sobre FPGA, comprobando que los resultados prácticos coincidieron con los teóricos.

III. PRACTICA PRINCIPAL

Realizar un contador que pase por los estados 0,1,2,3,4,5,6,7,8,9,8,7,6,5,4,3,2,1, el mismo debe tener un botón que permita iniciar el circuito y otro que pueda reiniciar el circuito.

El ejercicio se resolvió diseñando un contador secuencial que recorre los estados del 0 al 9 y luego desciende hasta el 1, de forma continua. Para ello se utilizaron flip-flops tipo D y luego tipo JK, implementando las funciones lógicas necesarias para generar la secuencia. Se incluyeron dos botones: uno de Start, que permite iniciar o pausar el conteo mediante una señal de habilitación conectada al reloj, y otro de Reset, que reinicia el contador al estado inicial. El circuito se simuló en Multisim usando compuertas lógicas y un generador de reloj, verificando que la secuencia se cumpliera correctamente.

En el análisis de similitudes y diferencias entre ambos tipos de flip-flops, se observó que tanto el **D** como el **JK** pueden realizar el mismo conteo y cumplir la misma secuencia de estados, ya que ambos almacenan y actualizan la información en cada pulso de reloj. Sin embargo, difieren en su forma de implementación: el flip-flop tipo D es más directo, pues su entrada representa exactamente el valor que tomará la salida en el siguiente estado, lo que simplifica el diseño y reduce la cantidad de compuertas necesarias. En cambio, el flip-flop tipo JK requiere dos entradas por bit y una mayor cantidad de lógica para definir los estados siguientes, aunque permite más control sobre los cambios de la salida gracias a sus funciones de “set”, “reset” y “toggle”. En conclusión, ambos son funcionalmente equivalentes para este tipo de contador, pero el tipo D es más simple y eficiente, mientras que el tipo JK ofrece más versatilidad en diseños más complejos.

Diagrama de estados:




Tabla de estado y de excitación:

#M		Flip Flop D												
		Presente				E	Futuro				D3	D2	D1	D0
		A	B	C	D		A+	B+	C+	D+				
1	a	0	0	0	0	0	0	0	0	0	0	0	0	0
2	a	0	0	0	0	1	0	0	0	1	0	0	0	1
3	b	0	0	0	1	0	0	0	0	0	0	0	0	0
4	b	0	0	0	1	1	0	0	1	0	0	0	1	0
5	c	0	0	1	0	0	0	0	0	1	0	0	0	1
6	c	0	0	1	0	1	0	0	1	1	0	0	1	1
7	d	0	0	1	1	0	0	0	1	0	0	0	1	0
8	d	0	0	1	1	1	0	1	0	0	0	1	0	0
9	e	0	1	0	0	0	0	0	1	1	0	0	1	1
10	e	0	1	0	0	1	0	1	0	1	0	1	0	1
11	f	0	1	0	1	0	0	1	0	0	0	1	0	0
12	f	0	1	0	1	1	0	1	1	0	0	1	1	0
13	g	0	1	1	0	0	0	1	0	1	0	1	0	1
14	g	0	1	1	0	1	0	1	1	1	0	1	1	1
15	h	0	1	1	1	0	0	1	1	0	0	1	1	0
16	h	0	1	1	1	1	1	0	0	0	1	0	0	0
17	i	1	0	0	0	0	0	1	1	1	0	1	1	1
18	i	1	0	0	0	1	1	0	0	1	1	0	0	1
19	j	1	0	0	1	0	1	0	0	0	1	0	0	0
20	j	1	0	0	1	1	1	0	0	1	1	0	0	1

K-Maps:

D3(O')				
AB/CD	00	01	11	10
00				
01				
11	X	X	X	X
10		1	X	X

D3(O)				
AB/CD	00	01	11	10
00				
01			1	
11	X	X	X	X
10	1	1	X	X

D2(O')				
AB/CD	00	01	11	10
00				
01		1	1	1
11	X	X	X	X
10	1		X	X

D2(O)				
AB/CD	00	01	11	10
00			1	
01	1	1		1
11	X	X	X	X
10			X	X

D1(O')				
AB/CD	00	01	11	10
00			1	
01	1		1	
11	X	X	X	X
10	1		X	X

D1(O)				
AB/CD	00	01	11	10
00		1		1
01		1		1
11	X	X	X	X
10			X	X

D0(O')				
AB/CD	00	01	11	10
00				1
01	1			1
11	X	X	X	X
10	1		X	X

D0(O)				
AB/CD	00	01	11	10
00	1			1
01	1			1
11	X	X	X	X
10	1	1	X	X

Funciones:


D3
BE + AB + ACDE


D2
A'BE' + CD'E + A'CD + ACE' + AC'DE


D1
A'BE' + A'DE + ADE' + A'CD'E' + AB'D'E


D0
DE' + CE' + BE' + AE' + AB


Diagrama (Multisim):




















IV. MONTAJE EXPERIMENTAL

El desarrollo de la práctica se dividió en varias etapas, abarcando ejercicios de diseño secuencial y combinacional:

1) **Circuito secuencial con FF tipo T:** Se diseñó utilizando Flip-Flops tipo T basados en el mismo diagrama de estado proporcionado. Se construyó la tabla de transición y se identificaron las condiciones necesarias para que cada Flip-Flop cambie de estado. Durante la simulación en Multisim, se observó que el sistema alternaba correctamente entre los estados definidos por cada transición, confirmando el comportamiento conmutador característico del FF tipo T.

Diagrama de estados:




Tabla de estado y de excitación:

#1.A		Flip Flop T										
		Presente			X	Futuro			Y	T2	T1	T0
		A	B	C		A+	B+	C+				
1	a	0	0	0	0	0	1	1	0	0	1	1
2	a	0	0	0	1	1	0	0	1	1	0	0
3	b	0	0	1	0	0	0	1	0	0	0	0
4	b	0	0	1	1	1	0	0	1	1	0	1
5	c	0	1	0	0	0	1	0	0	0	0	0
6	c	0	1	0	1	0	0	0	1	0	1	0
7	d	0	1	1	0	0	0	1	0	0	1	0
8	d	0	1	1	1	0	1	0	1	0	0	1
9	e	1	0	0	0	0	1	0	0	1	1	0
10	e	1	0	0	1	0	1	1	0	1	1	1
11		X	X	X	X	X	X	X	X	X	X	X
12		X	X	X	X	X	X	X	X	X	X	X
13		X	X	X	X	X	X	X	X	X	X	X
14		X	X	X	X	X	X	X	X	X	X	X
15		X	X	X	X	X	X	X	X	X	X	X
16		X	X	X	X	X	X	X	X	X	X	X

K-Maps:

T2				
AB/CX	00	01	11	10
00		1	1	
01				
11	X	X	X	X
10	1	1	X	X

Y				
AB/CX	00	01	11	10
00		1	1	
01		1	1	
11	X	X	X	X
10			X	X

T1				
AB/CX	00	01	11	10
00	1			
01		1		1
11	X	X	X	X
10	1	1	X	X

T0				
AB/CX	00	01	11	10
00	1		1	
01			1	
11	X	X	X	X
10		1	X	X

Funciones:


SoP (TA2)
A + B'X

SoP (TA1)
A + B'C'X' + BC'X + BCX'

SoP (TA0)
CX + AX + A'B'C'X'

SoP (Y)
A'X

Diagrama (Multisim):



2) **Circuito secuencial con Flip-Flop tipo RS (variante del diagrama anterior):** Se empleó el mismo diagrama de estados que el caso anterior, pero implementando Flip-Flops tipo RS. Se elaboró nuevamente la tabla de excitación con señales de Set y Reset, ajustando las condiciones para cada transición. La simulación en Multisim mostró que la secuencia de estados era idéntica al caso con FF tipo T, validando que diferentes configuraciones de Flip-Flops pueden producir la misma lógica secuencial.

Tabla de estado y de excitación:

#1.B		Flip Flop RS												
		Presente			X	Futuro			Y	R2	S2	R1	S1	R0	S0
		A	B	C		A+	B+	C+							
1	a	0	0	0	0	0	1	1	0	X	0	0	1	0	1
2	a	0	0	0	1	1	0	0	1	0	1	X	0	X	0
3	b	0	0	1	0	0	0	1	0	X	0	X	0	0	X
4	b	0	0	1	1	1	0	0	1	0	1	X	0	1	0
5	c	0	1	0	0	0	1	0	0	X	0	0	X	X	0
6	c	0	1	0	1	0	0	0	1	X	0	1	0	X	0
7	d	0	1	1	0	0	0	1	0	X	0	1	0	0	X
8	d	0	1	1	1	0	1	0	1	X	0	0	X	1	0
9	e	1	0	0	0	0	1	0	0	1	0	0	1	X	0
10	e	1	0	0	1	0	1	1	0	1	0	0	1	0	1
11		X	X	X	X	X	X	X	X	X	X	X	X	X	X
12		X	X	X	X	X	X	X	X	X	X	X	X	X	X
13		X	X	X	X	X	X	X	X	X	X	X	X	X	X
14		X	X	X	X	X	X	X	X	X	X	X	X	X	X
15		X	X	X	X	X	X	X	X	X	X	X	X	X	X
16		X	X	X	X	X	X	X	X	X	X	X	X	X	X

K-Maps:

R2				
AB/CX	00	01	11	10
00	X			X
01	X	X	X	X
11	X	X	X	X
10	1	1	X	X

S2				
AB/CX	00	01	11	10
00		1	1	
01				
11	X	X	X	X
10			X	X

R1				
AB/CX	00	01	11	10
00		X	X	X
01		1		1
11	X	X	X	X
10			X	X

S1				
AB/CX	00	01	11	10
00	1			
01	X		X	
11	X	X	X	X
10	1	1	X	X

R0				
AB/CX	00	01	11	10
00		X	1	
01	X	X	1	
11	X	X	X	X
10	X		X	X

S0				
AB/CX	00	01	11	10
00	1			X
01				X
11	X	X	X	X
10		1	X	X

Funciones:

SoP (R2)
A

SoP (R1)
CX' + BC'X


SoP (R0)
CX


SoP (S2)
A'B'X

SoP (S1)
A + C'X'

SoP (S0)
AX + A'B'X'

Diagrama (Multisim):





3) Circuito secuencial con Flip-Flop tipo RS (nuevo diagrama): Se propuso un segundo circuito secuencial independiente, también basado en FF tipo RS. A partir del nuevo diagrama de estado, se elaboraron las tablas de transición y excitación correspondientes. El sistema respondió correctamente ante las entradas definidas, manteniendo una transición fluida entre los estados. La simulación en Multisim confirmó la exactitud del funcionamiento.

Diagrama de estados:




Tabla de estado y de excitación:

#2		Flip Flop RS													
		Presente			X	Futuro			Y	R2	S2	R1	S1	R0	S0
		A	B	C		A+	B+	C+							
1	a	0	0	0	0	0	0	1	0	X	0	X	0	0	1
2	a	0	0	0	1	0	1	0	0	X	0	0	1	X	0
3	b	0	0	1	0	0	0	1	0	X	0	X	0	0	X
4	b	0	0	1	1	0	1	0	0	X	0	0	1	1	0
5	c	0	1	0	0	0	1	1	0	X	0	0	X	0	1
6	c	0	1	0	1	1	0	0	0	0	1	1	0	X	0
7	d	0	1	1	0	0	0	1	0	X	0	1	0	0	X
8	d	0	1	1	1	1	0	0	0	0	1	1	0	1	0
9	e	1	0	0	0	1	0	1	0	0	X	X	0	0	1
10	e	1	0	0	1	1	0	0	1	0	X	X	0	X	0
11	f	1	0	1	0	0	0	1	0	1	0	X	0	0	X
12	f	1	0	1	1	1	0	0	1	0	X	X	0	1	0
13	g	1	1	0	0	1	1	1	0	0	X	0	X	0	1
14	g	1	1	0	1	1	0	0	1	0	X	1	0	X	0
15	h	1	1	1	0	0	0	1	0	1	0	1	0	0	X
16	h	1	1	1	1	1	0	0	1	0	X	1	0	1	0

K-Maps:

R2				
AB/CX	00	01	11	10
00	X	X	X	X
01	X			X
11				1
10				1

S2				
AB/CX	00	01	11	10
00				
01		1	1	
11	X	X	X	
10	X	X	X	

R1				
AB/CX	00	01	11	10
00	X			X
01		1	1	1
11		1	1	1
10	X	X	X	X

S1				
AB/CX	00	01	11	10
00		1	1	
01	X			
11	X			
10				

R0				
AB/CX	00	01	11	10
00		X	1	
01		X	1	
11		X	1	
10		X	1	

S0				
AB/CX	00	01	11	10
00	1			X
01	1			X
11	1			X
10	1			X

Funciones:

SoP (R2)
CX'

SoP (R1)
BX + BC


SoP (R0)
X

SoP (S2)
BX

SoP (S1)
A'B'X

SoP (S0)
X'

Diagrama (Multisim):



4) **Contador decimal (0–9) con FF JK:** este circuito se diseñó para generar una secuencia de conteo binario del 0000 al 1001 (0 a 9 en decimal). Se elaboró la tabla de verdad y la tabla de excitación correspondiente al Flip-Flop JK, definiendo las combinaciones de entradas necesarias para avanzar de un estado al siguiente. Luego se construyó el diagrama de estados y el circuito lógico equivalente. La simulación en **Multisim** confirmó que las salidas seguían el patrón ascendente esperado y se reiniciaban al llegar al valor máximo, garantizando una operación estable y sincronizada con el reloj.




Tabla de estado y de excitación:

#1	Flip Flop JK															
	Presente				Futuro				J3	K3	J2	K2	J1	K1	J0	K0
	A	B	C	D	A+	B+	C+	D+								
1	0	0	0	0	0	0	0	1	0	X	0	X	0	X	1	X
2	0	0	0	1	0	0	1	0	0	X	0	X	1	X	X	1
3	0	0	1	0	0	0	1	1	0	X	0	X	X	0	1	X
4	0	0	1	1	0	1	0	0	0	X	1	X	X	1	X	1
5	0	1	0	0	0	1	0	1	0	X	X	0	0	X	1	X
6	0	1	0	1	0	1	1	0	0	X	X	0	1	X	X	1
7	0	1	1	0	0	1	1	1	0	X	X	0	X	0	1	X
8	0	1	1	1	1	0	0	0	1	X	X	1	X	1	X	1
9	1	0	0	0	1	0	0	1	X	0	0	X	0	X	1	X
10	1	0	0	1	1	0	0	1	X	0	0	X	0	X	X	0
11	1	0	1	0	X	X	X	X	X	X	X	X	X	X	X	X
12	1	0	1	1	X	X	X	X	X	X	X	X	X	X	X	X
13	1	1	0	0	X	X	X	X	X	X	X	X	X	X	X	X
14	1	1	0	1	X	X	X	X	X	X	X	X	X	X	X	X
15	1	1	1	0	X	X	X	X	X	X	X	X	X	X	X	X
16	1	1	1	1	X	X	X	X	X	X	X	X	X	X	X	X

K-Maps:

J3				
AB/CD	00	01	11	10
00				
01			1	
11	X	X	X	X
10	X	X	X	X

K3				
AB/CD	00	01	11	10
00	X	X	X	X
01	X	X	X	X
11	X	X	X	X
10			X	X

J2				
AB/CD	00	01	11	10
00			1	
01	X	X	X	X
11	X	X	X	X
10			X	X

K2				
AB/CD	00	01	11	10
00	X	X	X	X
01			1	
11	X	X	X	X
10	X	X	X	X

J1				
AB/CD	00	01	11	10
00		1	X	X
01		1	X	X
11	X	X	X	X
10			X	X

K1				
AB/CD	00	01	11	10
00	X	X	1	
01	X	X	1	
11	X	X	X	X
10	X	X	X	X

J0				
AB/CD	00	01	11	10
00	1	X	X	1
01	1	X	X	1
11	X	X	X	X
10	1	X	X	X

K0				
AB/CD	00	01	11	10
00	X	1	1	X
01	X	1	1	X
11	X	X	X	X
10	X		X	X

Funciones:

SoP (J3)
BCD

SoP (J2)
CD

SoP (J1)
A'D

SoP (J0)
1


SoP (K3)
0


SoP (K2)
CD

SoP (K1)
D

SoP (K0)
A'

Diagrama (Multisim):





5) **Contador con secuencia (0-7) con Flip-Flop RS:** Este circuito, descrito en el Problema 2 del mismo laboratorio, se diseñó para seguir una secuencia binaria no lineal: 000, 001, 011, 010, 110, 100, 101 y 111. A partir de la tabla de estados, se construyeron las tablas de excitación para los Flip-Flops RS, determinando las combinaciones de señales Set y Reset necesarias para cada transición. La simulación en Multisim demostró que el contador recorría correctamente la secuencia personalizada y regresaba al estado inicial.

Diagrama de estados:




Tabla de estado y de excitación:

#2		Flip Flop RS											
		Presente			Futuro			R2	S2	R1	S1	R0	S0
		A	B	C	A+	B+	C+						
1	a	0	0	0	0	0	1	X	0	X	0	0	1
2	b	0	0	1	0	1	1	X	0	0	1	0	X
3	c	0	1	0	1	1	0	0	1	0	X	X	0
4	d	0	1	1	0	1	0	X	0	0	X	1	0
5	e	1	0	0	1	0	1	0	X	X	0	0	1
6	f	1	0	1	1	1	1	0	X	0	1	0	X
7	g	1	1	0	1	0	0	0	X	1	0	X	0
8	h	1	1	1	0	0	0	1	0	1	0	1	0

K-Maps:

R2				
A/BC	00	01	11	10
0	X	X	X	
1			1	

S2				
A/BC	00	01	11	10
0				1
1	X	X		X

R1				
A/BC	00	01	11	10
0	X			
1	X		1	1

S1				
A/BC	00	01	11	10
0		1	X	X
1		1		

R0				
A/BC	00	01	11	10
0			1	X
1			1	X

S0				
A/BC	00	01	11	10
0	1	X		
1	1	X		

Funciones:

SoP (R2)
BC

SoP (R1)
AB


SoP (R0)
B


SoP (S2)
BC'

SoP (S1)
B'C

SoP (S0)
B'

Diagrama (Multisim):





6) **Circuito secuencial con Flip-Flop tipo D:** Este diseño se basó en un diagrama de estado dado, en el cual el sistema cuenta con una entrada y una salida dependiente del estado actual. Se elaboró la tabla de transición y se obtuvieron las expresiones booleanas para las entradas D de cada Flip-Flop. La simulación mostró una correspondencia precisa entre las salidas teóricas y las observadas, verificando que cada pulso de reloj actualizaba el estado del sistema correctamente.

Diagrama de estados:




Tabla de estado y de excitación:

#3		Flip Flop D									
		Presente			X	Futuro			Y	D2	D1	D0
		A	B	C		A+	B+	C+				
1	a	0	0	0	0	0	1	1	0	0	1	1
2	a	0	0	0	1	1	0	0	1	1	0	0
3	b	0	0	1	0	0	0	1	0	0	0	1
4	b	0	0	1	1	1	0	0	1	1	0	0
5	c	0	1	0	0	0	1	0	0	0	1	0
6	c	0	1	0	1	0	0	0	1	0	0	0
7	d	0	1	1	0	0	0	1	0	0	0	1
8	d	0	1	1	1	0	1	0	1	0	1	0
9	e	1	0	0	0	0	1	0	0	0	1	0
10	e	1	0	0	1	0	1	1	0	0	1	1
		X	X	X	X	X	X	X	X	X	X	X
		X	X	X	X	X	X	X	X	X	X	X
		X	X	X	X	X	X	X	X	X	X	X
		X	X	X	X	X	X	X	X	X	X	X
		X	X	X	X	X	X	X	X	X	X	X
		X	X	X	X	X	X	X	X	X	X	X

K-Maps:

D2				
AB/CX	00	01	11	10
00		1	1	
01				
11	X	X	X	X
10			X	X

D1				
AB/CX	00	01	11	10
00	1			
01	1		1	
11	X	X	X	X
10	1	1	X	X

D0				
AB/CX	00	01	11	10
00	1			1
01				1
11	X	X	X	X
10		1	X	X


Funciones:

SoP (D2)
A'B'D

SoP (D1)
A + C'D' + BCD

SoP (D0)
CD' + AD + A'B'D'

Diagrama (Multisim):



7) **Ejercicios con Multiplexores (MUX):** Se realizaron ejercicios de diseño lógico utilizando multiplexores 2:1, 4:1 y 8:1, configurados para representar funciones booleanas. Cada función se implementó asignando combinaciones de entrada a las líneas de datos y empleando las señales de selección como variables de control. Las simulaciones verificaron que los MUX reproducen correctamente las salidas esperadas para cada combinación de entrada.

Ejercicio 1:


MUX EJERCICIOS

S0	S1	VEM	
A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

E0	C
E1	C'
E2	0
E3	C'

S0	S1	VEM	
A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

Diagrama:




Ejercicio 2:

S0	S1	S2	VEM	
A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

S0	S1	S2	VEM		
A	B	C	D	F	
0	0	0	0	0	E0
0	0	0	1	0	
0	0	1	0	1	E1
0	0	1	1	1	
0	1	0	0	1	E2
0	1	0	1	0	
0	1	1	0	0	E3
0	1	1	1	1	
1	0	0	0	0	E4
1	0	0	1	1	
1	0	1	0	1	E5
1	0	1	1	1	
1	1	0	0	0	E6
1	1	0	1	0	
1	1	1	0	0	E7
1	1	1	1	1	


E0	0
E1	1
E2	D'
E3	D
E4	D
E5	1
E6	0
E7	D



Ejercicio 3:

#3	ALU				
	A	B	C	D	F
NAND	0	0	0	0	1
	0	0	0	1	1
	0	0	1	0	1
	0	0	1	1	0
NOR	0	1	0	0	1
	0	1	0	1	0
	0	1	1	0	0
	0	1	1	1	0
AND	1	0	0	0	0
	1	0	0	1	0
	1	0	1	0	0
	1	0	1	1	1
OR	1	1	0	0	0
	1	1	0	1	1
	1	1	1	0	1
	1	1	1	1	1

#3	ALU				
	A	B	C	D	F
NAND	0	0	0	0	1
	0	0	0	1	1
	0	0	1	0	1
	0	0	1	1	0
NOR	0	1	0	0	1
	0	1	0	1	0
	0	1	1	0	0
	0	1	1	1	0
AND	1	0	0	0	0
	1	0	0	1	0
	1	0	1	0	0
	1	0	1	1	1
OR	1	1	0	0	0
	1	1	0	1	1
	1	1	1	0	1
	1	1	1	1	1




Ejercicio 4:

S0	S1	S2	VEM	
A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	1
1	1	1	1	1

S0	S1	S2	VEM		
A	B	C	D	F	
0	0	0	0	0	E0
0	0	0	1	0	
0	0	1	0	1	E1
0	0	1	1	0	
0	1	0	0	0	E2
0	1	0	1	0	
0	1	1	0	0	E3
0	1	1	1	0	
1	0	0	0	0	E4
1	0	0	1	1	
1	0	1	0	1	E5
1	0	1	1	0	
1	1	0	0	0	E6
1	1	0	1	0	
1	1	1	0	1	E7
1	1	1	1	1	

E0	0
E1	D'
E2	0
E3	0
E4	D
E5	D'
E6	0
E7	1



V. RESULTADOS Y ANÁLISIS

Los resultados obtenidos demostraron que los circuitos diseñados con distintos tipos de Flip-Flops cumplen con las secuencias establecidas en las tablas de estados. Las simulaciones confirmaron que los contadores y circuitos secuenciales respondieron adecuadamente ante los pulsos de reloj y las condiciones de entrada.

En el caso de los multiplexores, se comprobó que cada configuración lógica generó las salidas correctas según las combinaciones definidas, validando su uso como sustituto de compuertas lógicas en sistemas combinacionales.

La verificación en GoWin IDE permitió observar la sincronización real de los circuitos en FPGA, evidenciando la utilidad del diseño digital estructurado mediante lenguajes HDL.

VI. Conclusion

La práctica permitió consolidar los conocimientos teóricos y prácticos del diseño secuencial y combinacional, comprendiendo el papel de los Flip-Flops como elementos de memoria y de los Multiplexores como componentes selectores de señales lógicas.

El uso de herramientas como Multisim y GoWin IDE facilitó la validación del funcionamiento de los circuitos antes de su implementación física, garantizando precisión en los resultados.

En conclusión, esta experiencia fortaleció la comprensión del proceso completo de diseño digital, desde la formulación de tablas de verdad y diagramas de estado hasta la simulación y verificación en FPGA, reafirmando la importancia del análisis lógico y la correcta aplicación de los principios de la electrónica digital moderna.

VII. Referencias

https://en.wikipedia.org/wiki/Digital_electronics
https://naylampmechatronics.com/blog/39_resistencias-pull-up-y-pull-down.html
https://es.wikipedia.org/wiki/Sistema_de_numeraci%C3%B3n
https://es.wikipedia.org/wiki/C%C3%B3digo_binario
https://es.slideshare.net/slideshow/sistemas-de-codigos-en-la-electronica-digital/158426000